`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/02/25 17:25:55
// Design Name: 
// Module Name: encode_8_3
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module encode_8_3(
input [7:0]x,
output [2:0]y,
output valid
//vaild作用为区分当y为000时，x[0]取值的可能性
/*
当x取00000000时valid为0，10000000为1
*/
    );
    assign y[0] = x[7]|x[5]|x[3]|x[1];
    assign y[1] = x[7]|x[6]|x[3]|x[2];
    assign y[2] = x[7]|x[6]|x[5]|x[4];
    assign valid = |x;
endmodule
